июля
09
2012

Принципы построения IP-блоков двоичных и специализированных умножителей с применением языка Verilog HDL

Принципы построения IP-блоков

Принципы построения IP-блоков

Принципы построения IP-блоков двоичных и специализированных умножителей с применением языка Verilog HDL

Уровень сложности интегральных схем постоянно растет, и процесс их разработки требует значительных инженерных и вычислительных ресурсов. Одним из наиболее эффективных подходов для построения сложных функциональных систем является System-on-Chip (SoC) проектирование. Одним из основных элементов, которым оперирует методология SoC, является IP-блок. Можно представить следующую классификацию IP-блоков:



Soft IP-блоки – технологически независимые блоки (например, RTL описание), обладают высокой гибкостью при проектировании.

Firm IP-блоки – привязка к технологии на уровне предварительного разбиения на модули в выбранном технологическом процессе, для достижения требуемых характеристик по быстродействию и площади.

Hard IP-блоки – технологически зависимые и жестко привязаны к одному технологическому процессу (топология в формате GDS). Любое устройство создается на основе простых модулей, таких как умножители, сумматоры, регистры, счетчики и т.д. Операция умножения является одной из базовых операций, присутствующих практически в любом цифровом устройстве. В статье представляется методология проектирования Soft IP-блоков двоичных и специализированных умножителей. Данная методология основана на применении пакета прикладных программ генерации поведенческих синтезируемых Verilog-описаний умножителей. Кроме генерации Verilog-описания, программа позволяет создавать (в зависимости от требований разработчика) ряд дополнительных модулей набор файлов для функционально-логического моделирования умножителя, скрипты простейшего синтеза умножителя т.д. Применение специализированных программных средств, позволяет значительно сократить время разработки отдельных модулей умножителей и, практически, свести к нулю ошибки, которые неизбежно возникают при ручном проектировании.

Анализ способов реализации троичной логики на КМОП схемах

Как известно, троичная система счисления с симметричным кодом имеет ряд значительных преимуществ над распространенной двоичной системой счисления. Но она не получила распространения в связи с трудностью реализации троичных элементов, и построения на их основе конкурентно – способных схем по сравнению с традиционными двоичными цифровыми схемами. В данной статье произведён сравнительный анализ некоторых способов реализации элементов троичной логики на КМОП схемах. Выделены два наиболее интересных и перспективных варианта реализации однопроводные (с трехуровневыми сигналами) и двухпроводные (с двухуровневыми сигналами) троичные элементы. В результате проведенного анализа получены следующие выводы

Однопроводные элементы требуют дополнительных ключей, коммутирующих логические уровни напряжения на выходы элементов, что приводит к увеличению входных емкостей и значительно снижает быстродействие схемы; введение второго источника питания требует усложнения механизма трассировки цепей питания и ухудшает трассируемость схем; многие этапы проектирования однопроводных троичных схем не выполнимы с помощью существующих систем САПР; характеризация и последующее моделирование схем требует большего числа наборов параметрических зависимостей.

Основной недостаток двухпроводных схем заключается в удвоении количества линий передачи сигнала, что приводит к ухудшению трассируемости схемы. Но для их проектирования применимы все средства САПР двоичных цифровых схем.

Методы увеличения коэффициента подавления зеркального канала в РЧ приемниках с низкой промежуточной частотой

В интегральных радиочастотных (РЧ) приемных трактах, построенных на основе архитектуры с низкой промежуточной частотой, подавление зеркального канала производится после преобразования частоты при помощи активных и пассивных фильтров. Коэффициент подавления зеркального канала определяется степенью рассогласования амплитуд и фаз квадратурного сигнала на выходе комплексного преобразователя частоты, которые, в свою очередь, зависят от фазовых и амплитудных ошибок квадратурного гетеродина и от типа применяемой архитектуры высокочастотной части приемника, а также ее схемотехнической реализации. В работе рассмотрены существующие методы увеличения коэффициента подавления зеркального канала. Проведен их сравнительный анализ и выбраны наиболее эффективные из них, состоящие в следующем

- Использование в качестве гетеродина квадратурного LC генератора, управляемого напряжением (ГУН).

- Применение двойного квадратурного преобразователя частоты.

- Использование пассивных фильтров для генерации высокочастотного квадратурного сигнала и компенсации амплитудно-фазовых ошибок гетеродина. На основе данных методов была реализована высокочастотная часть приемного тракта, позволяющая получить коэффициент подавления зеркального канала до 60 dB.

Исследование влияния параметров стратегии трассировки печатных плат в системе P-CAD на оценки показателей результатов трассировки

Сложность современных многослойных плат не позволяет всерьез рассматривать возможно сть их ручной трассировки, так как при этом резко увеличивается время проектирования. Для разрешения этой проблемы служат специальные программы, называемые автотрассировщиками, которые предназначены для размещения на плате проводников и переходных отверстий без участия человека. Автотрассировщики можно разбить на три категории сеточные, бессеточные и топологические. В работе при помощи трассировщиков Quick Route и P-CAD Shape Route исследованы влияние параметров стратегии трассировки печатных плат на результаты трассировки. Quick Route работает на основе сеточных методов, которые могут обрабатывать несложные платы. P-CAD Shape Route работает на основе бессеточного метода. Такой метод позволил решить проблему нерегулярного расстояния между выводами компонентов. Характерная особенность технологии – меньшие затраты памяти компьютера. Параметрами трассировщика P-CAD Shape Route являются Memory, Fan Out Used SMD Pins, Pattern, и др, а параметрами трассировщика Quick Route являются Wide Line Routing, Horizontal, Vertical, L и др. Оценками показателей результатов трассировки (в файле.log) являлись оттрасированных связей, общая длина трасс на печатной плате, число переходных отверстий на печатной плате. Задачей моего исследования являлся подбор наиболее подходящих исходных данных (ширина трасс, зазоры, разные стеки трассировки и др)для минимизация выше указанных оценок. По результатам исследований построены и зависимостей показателей результатов трассировки от различных совокупностей параметров стратегии трассировки и параметров трассировщика.

Исследование функциональных возможностей программы CAMtastic 2000

Исследование функциональных возможностей программы CAMtastic 2000 Designer Edition для технологической подготовки производства печатных плат Файлы топологии печатных плати не всегда корректно формируются в среде P-CAD, возникает необходимость обработки таких файлов специализированными программными средствами. Поэтому при редактировании топологии печатных плат используются программа CAMtastic 2000 Designer Edition. Программа CAMtastic является промежуточными звеном для связи данных, полученных в P-CAD (Gerber и NC Dri файлы), и технологическими автоматами для производства фотошаблонов и печатных плат. Программа CAMtastic импортирует и экспортирует файлы, представленные в D-кодах, форматах Gerber, NC-Dri, Rout и DWG. Программа CAMtastic осуществляет три основные функции просмотр данных, контроль данных и редактирование данных. Для просмотра данных используются инструменты просмотра Highlight Decode, Redraw и т.д. контроль данных производится с помощью инструментов контроля . Имеется возможно сть по топологии печатной платы генерировать список электрических соединении (Netlist). При редактировании данных можно изменять апертуры со своими D-кодами и удалять ненужные стеки контактных площадок. После редактирования печатной платы, можно составить отчеты, пользовательских апертур и системную информацию. Gerber и Dri файлов можно экспортировать в P-CAD. Таким образом использование программы CAMtastic позволяет исправит все ошибки, связанные с неправильной обработкой метрических апертур и некорректной экстракцией списка соединений.

Об одном методе приближенного расчета RC-цепей

Рассмотрим линейную динамическую систему вида Dx(t) *Bx(t) *bu(t), где D, В — самосопряженные неотрицательно определенные матрицы высокого порядка. Такие системы, например, описывают дискретные RC-модели соединительных проводов в микросхемах. Традиционно в задачах проектирования микросхем используются методы Крылова-Арнольди-Ланцоша, которые позволяют понизить порядок системы. Недостатком этих методов является присутствие некоторого элемента случайности в выборе приближения и невозможность оценить точность результата. В данном статье предлагается другой метод, по объему вычислений сопоставимый с методами Крылова-Арнольди-Ланцоша, но позволяющий в явном виде получить оценку точности вычислений. Пример подобной оценки приводится ниже в теореме. Показано, что точное решение системы представимо в виде y(t). Затем функцию  предлагается заменить рациональной функцией rt, приближающей ее на спектре матрицы А. Теперь в качестве приближенного решения возьмем функцию y, вычисление которой существенно проще, чем вычисление y(t). Теорема. Пусть для некоторого t 0 известна аналитическая функция, приближающая функцию Ян(Я) на спектре матрицы А Dl В с точностью 8.




Опубликовал NeoGadget В категориях: КомИнформ | Метки: IP-блок, проектирование, системы

Похожие записи:

Нет комментариев

Комментирование закрыто!

RSS-лента комментариев к этой записи.


Гаджеты. Девайсы. Новинки техники. Hi-Tech.


Анонсы статей | Карта сайта | Copyright © NeoGadget.ru 2009 - 2020 г.